Simulation du design VHDL

Le core audio, de l’entrée I2S à la sortie I2S via la liaison LVDS a été simulé sous Modelsim 10.1e . Impossible d’aboutir sans cette étape qui a représenté la majeure partie du développement.
La simulation est organisée ainsi:

Lancer Modelsim peut se faire en cliquant sur CoreAudio.mpf (mpf : Modelsim Project File) .
Une fois le logiciel lancé, la simulation peut être lancée par le script go.do en tapant “do go.do”.
Le script go.do contient notamment les vecteurs de simulation à utiliser, les signaux à visualiser et le temps de simulation fixé à 140 µs.

Un appui sur ‘F’ (Full) permet d’avoir une visualisation globale de la simulation telle que représentée ci-dessous.

Laisser un commentaire

Votre adresse de messagerie ne sera pas publiée.